
(71) HITACHI LTD (72) TOSHIYUKI EDAKAWA BEST AVAILABLE COPY

(51) Int. Cl⁵. G11B33/14

PURPOSE: To improve heat radiation performance and to prevent invasion of dust by forming a case covering an FD unit with a raw material having a high heat conductivity and providing a cooling fin to the outside of the case.

CONSTITUTION: A dust-proof case covering an FD unit 7 consist of cases 12. 16 and a cover 13 and the cases 12, 16 and the cover 13 use a raw material of aluminum alloy or the like having a high heat conductivity and deliver the heat dissipated from the FD unit 7 to the outer face of the cases. Moreover, a cooling fin 18 is provided to the outer face of the case 16 so as to dissipate the heat delivered from the FD unit 7 easily. Thus, the invasion of dust into the FD unit 7 is prevented and the dust-proof structure with excellent heat radiation is obtained.



(54) SEMICONDUCTOR MEMORY

(11) 2-189788 (A) (43) 25.7.1990 (19) JP


(21) Appl. No. 64-8870 (22) 17.1.1989

(71) MITSUBISHI ELECTRIC CORP (72) MASATO SUWA

(51) Int. Cl⁵. G11C11/401

PURPOSE: To reduce a wiring area by giving a potential opposite to the potential raising of a word line to a dummy word line in the operation of a word line raising and using the dummy word line as other signal wire other than the operation.

CONSTITUTION: The potential of dummy word lines DW0, DW1 is used as a potential in opposite phase to the potential of selected word lines W0, W1 when the word lines W0, W1 are charged and the dummy word lines are used as other signal input output wires in the other case. At the raising of the word lines W0, W1, they act like reducing coupling noise and in other cases, for example, they function as signal wires for a low address signal. Thus, the dummy word lines DW0. DW1 are used in common with row address signal wires and excess row address wires are not required. Thus, the wiring area is reduced.



(54) DYNAMIC SEMICONDUCTOR MEMORY

(11) 2-189790 (A) /(43) 25.7.1990 (19) JP

(21) Appl. No. 64-9008 (22) 18.1.1989


(71) MITSUBISHI ELECTRIC CORP (72) KAZUTOSHI HIRAYAMA

(51) Int. Cl³. G11C11/401,H01L27/108

PURPOSE: To quicken flash write and initialize mode and to reduce power consumption by providing a 2nd word line, bit line and transistor (TR) newly in

addition to a 1st word line, bit line and a TR.

CONSTITUTION: The 2nd word line 19 and the 2nd bit line 20 are provided along the 1st word line 2 and the 1st bit line 3A, the 2nd TR 21 is provided to a cross point between the 2nd word line 19 and the 2nd bit line 20 and its gate is connected to the 2nd word line 19, the source and drain are connected to the 2nd bit line 20 and a capacitor 5. Then a signal is read and written through the 1st word line 2 and the 1st bit line 3A, the 2nd TR 21 is made conductive through the 2nd word line 19 to give the potential of the 2nd bit line 20 to the capacitor 5 thereby quickening the operation in the flash write and initialize mode. Thus, the operation in the flash write and initialize mode is implemented quickly with small power consumption.



図日本国特許庁(JP)

10 特許出順公開

母 公 開 特 許 公 報 (A) 平2-189790

Sint. Cl. *

識別記号

庁内整理番号

❷公開 平成2年(1990)7月25日

G 11 C 11/401 H 01 L 27/108

8522-5B G 11 C 11/34 8624-5F H 01 L 27/10

371 E

春査請求 未請求 請求項の数 1 (全5 頁)

9発明の名称 ダイナミック形半導体配憶装置

②特 頁 平1-9008

❷出 顧 平1(1989)1月18日

②竞明者 平山

和炒

兵庫県伊丹市瑞原 4 丁目 1 香地 三菱電機株式会社北伊丹

整作所內

⑦出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

30代 理 人 弁理士 大岩 増進 外2名

明 梅 1

1. 発明の名称

ゲイナミック形半等体記位装置

・ 2 . 特許請求の延囲

互いに並んで設けられた複数の第1のワード域、 この第1のワード様と交叉すると共に互いに並ん で设けられた複数の第1のピット線、上記第1の ワード森と第1のピット権の交点に設けられた第 1のトランジスタ、この第1のトランジスタに接 扱されて電位をH またはしの状態に保持すること により情報を記憶するキャパシタを貫えたものに ないで、上記第1のワード線に沿って設けられた 第2のワード株、上記第1のピット株に沿って放 けられた第2のピットは、上記第2のワード様と 第2のピット組の交点に設けられた第2のトラン ジステを考え、この第2のトランジステのゲート が上記第2のワードはに接続されると共にソース とドレインのうちの一方が上記第2のピットはに、 他方が上記キャパシタに接続され、かつ、上記第 2のビット株の電位がHまたはしの状態に切換す

職であることを特徴とするダイナミック形半導体 記憶協士。

3. 発明の詳細な説明

〔産業上の利用分野〕

この元明はゲイナミック形のメモリセルを用いて情報を記憶するゲイナミック形半導体記憶算器 に関するものである。

〔英来の技術〕

第3図は世来のダイナミック影牛事体記憶改置を示すプロック図であり、図において、⑪は上記マトリクスに配列されたメモリセル、辺は上記マトリクスを行に対応し、互いに並んで設けられたワード後、(JA)。(JB)はビット後で、上記マトリクスの各列に対応して交互に配置された8L間のビット後(JB)とで構成されている。マード後四が1本おきに交互に8L間のビット後(JB)と文字でも開発によりセル⑪が設けられており、第4回の箇路図にその構成を示す。例はワード後辺とビットを

(3A)の交点に及けられたトランジスタ、53は電位 を見またはしに保持することにより情報を記憶す るキャパシタで、トランジスタ個のソースとドレ インのうちの一方がピットは(JA)に、そして他方 がキャパシグワの一端に皮皮され、ゲートはワー ド並囚に接続されている。キャパシク間の危場は 定電圧点に接続されている。ワード機切にある電 位を与えてトランジスタ40を穿通させることによ り、キャパシテ切とピットは(3A)の肩を等温させ るようになっている。なお、因ではピット雑 (3A) に接続されたものを示したが、ピット県 (38)につ いても肉性になっている。第3回に放明を戻して、 (6A)は入出力の対象となるメモリセル(1)の行およ び列アドレス信号が入力される外部境子、(68); (6C)はそれぞれ行。男アドレス信号を内部に取り 込むクロックは号であるRASは号、CASは号が入力 される外部場子、の.因.のはそれぞれ外部場子 (6A), (6B), (6C)に入力される信号のレベル変換用 のアドレスパッファ、RASパッファ、CASパッファ、 如はアドレスパッファ切とワード集団の国に設け

られた行デコーダで、アドレスパッファ∏からの 行アドレスは号を受けて活性化し、指定のワード 集囚を選択する。(11)はアドレスパッファのとピ ット雄 (3A)。(38)の間に及けられた列デコーダで、 アドレスパッファ⑦からの男アドレスほうを受け て活性化し、指定のピット雄 (JA), (38) を選択す る。 (12)はメモリセル(1)へのデータの出し入れを 行うための入出力権、(13)はピット様(34)。(38) と入出力性の間に設けられた入出力ゲートで、ト ランジスタで構成され、そのソース。ドレインが ピット株(3A)。(38)、入出力株(12)に提続され、 ゲートは丹デコーグ(11)に接続されている。(14) はピット雑(JA).(JB)間の電位差を増築するセン スアンプ、 (15) は入出力される低レベルのデータ ほ子を坩堝するアリアンプ。(16)はアリアンプ (15)からのデータ信号を出力用に増稿するメイン アンア、(60)。(68)はそれぞれデータは号を出力。 入力する外部増子、(6F)は外部からのデータ信号 を内部に取り込むクロック信号であるVE信号が入 力される外部増子、(17)。(18)はそれぞれ外部機

子(65),(6F)に入力されるほうのレベル実践用の 入力データパッファ、TEパッファである。

次に動作について世界する。まず、連常の説み 出しを行う時は、①外部場子(64)に行アドレスほ サが入力される。②外部増予(68)からのRASは今 により、行アドレス信号を内部に取り込む。母行 デコーダ如を活性化し、メモリセル印が複数のブ ロックに分割されている場合は単位プロック中の、 1 つのワード祖辺を選択する。④センスアンプ (i4)を動作させ、ピット紙(JA),(38)間の電位差 を増幅する。⑤列デコーグ(11)を活性化し、CAS は今により取り込んだ男アドレスは号に応じた一 組のピット雄 (3A), (3B)を選択して入出力ゲート (13)を導達させ、そのピット集(JA)。(38)間の電 位差を入出力は(12)にのせる。 @ アリアンア(15) により上記電位差を増幅してメインアンプ (16)に 伝え、そこから外部選子(60)にデータ信号として 出力する。また、温常の書き込みの時は上記回に 代えて、囚外が坦子(68)からの書を込みデータ信 ラモ外部選子(6F)からのTEは号により内部に取り

込んで入力データバッファ (17)から入出力は (12) にのせ、強勢的にピット級 (3A)、(3B) 国の電位量を決めて、選択されたメモリセルにその電位を指納する。

上記の通常の流み出し、書き込み着作の他に、 1つのワードは辺に復認された全てのメモリセル (1)を何じデータに 1 サイクルで書きがえるフラッ シュライト (Flash Write) や、単位プロック中 の全てのメモリセル山を興じデータに書きかえる イニシァライズモード (laitialize Mode) とり う特殊整作がある。フラッシュライト時の数作に ついて双明すると、①外部終于(6A)に行アドレス は号が入力される。②外部進子(68)からのRAS信 サにより、行アドレス信号を内部に取り込む。**□** 行デコーダ如を活性化し、単位プロック中の1つ のワードは口を選択する。②列デコーグ(11)を活 住化し、単位プロック中の全てのピット級(3A)。 (38)を一括して入出力能(12)と提続する。⑤爾宋 しない内部レジスタに登録されたデータは今、あ るいは、外部基子 (6E)から入力データバッファ

(17)に入力されたデータ信号を入出力数 (12)にの せる。 ⑤センスアップ (14)を動作させてピット級 (3A)。(3B)扇の電位差を増越し、上記1つのワー ド級団に接続されている全メモリセル(1)にデータ として書き込む。また、イニシァライズモードの 時は上記動作が、入力される行アドレス信号を要 えて残り返される。なお、これらと通常モードと の区別は外部からの指定により行われる。上記で 反明した過常の書き込み動作と、フラッシュライ トの動作の環境をそれぞれ第5回。第6回のプロ ック図に示す。以上のようにフラッシュライトは 通常モードとはロジック的に動作手順が大きく異 なっており、特に入出力雄(12)からピット雄(3A)。 (38)にデータ信号が書き込まれた類、通常モード では1組のビット株(JA),(JB)しか入出力級(12) に接続されないが、フラッシュライト時は単位プ ロックの全てのピットほ (JA), (JB)が接続される ので具有容量が増え、そのため、最後にセンスア ップを動作させてデータ信号を増援しなければな

ト雄、第2のトランジスタと称する)を設けたものである。即ち、第1のワード雄、第1のビット雄に沿ってそれぞれ第2のワード雄、第2のピット雄を設け、第2のワード雄と高2のピットを第2のワード雄に、そしてソース、ドレインを第2のピットは、キャバシタに接続したものである。

(作用)

: ...

2

この見明におけるダイナミック形半導体記憶袋 選は、第1のワード総と第1のピット線で過常の 既み出し、書き込みの動作を行うと共に、第2の ワード線で第2のトランジスタを導過状態にして、 第2のピット線の電位をキャパシタに伝えること によりフラッシュライトとイニシァライズモード の動作を行う。

〔 発明の実施例〕

以下、この先明の一実施例を図について説明する。 第1回はこの発明の一実施例によるダイナミック形半導体記憶装置のメモリセルを示す価器図

(発明が解決しようとする理解)

世来のダイナミック形半等体記憶装置は以上のように構成されているので、フラッシュライト マードは、選常モードとは別の手類で動作させる必要があり、従って、動作ロジックが2種類になってかまた後端となり、そのため、動作が返く、かつ、消費電力が大きいなどの問題点があった。

この発明は上足のような回型点を解消するため になされたもので、フラッシュライトやイニシァ ライズモードを、動作が早く、かつ、小さい消費 電力で行うことができるデイナミック形半年体足 性質定を得ることを目的とする。


(森耳を解決するための手段)

この発明に係るダイナミック形半準体数置は、 従来から及けられているワード値、ビット値、ト ランジスタ(以下、それぞれ第1のワード値、第 1のピット値、第1のトランジスタと除する)に 加えて、新たにワード値、ピット値、トランジス タ(以下、それぞれ第2のワード値、第2のピッ

であり、図において、22~57.(3A)は第4回の場 合と何後であるので説明を省略する。ただし、こ こでは四は第1のワード株、(JA)は第1のピット ほ、何は第1のトランジスクと称するものとする。 また、罪4箇に示されていないが、第3回のピッ ト雄 (38)に相当するものも第1のピット雄と歌す るものとする。(19)は第1のワード集団に沿って 設けられた第2のワード株、(20)は第1のピット 雄(3A)に沿って設けられた第2のピット雄、(21) は第2のワード雄(19)と第2のピット雄(20)の文 点に扱けられた第2のトランジスタ、(22)は第2 のピット株 (20)の電位をHまたはしに切換えるた めのスイッチである、全体は第3四と景似の構成 になっていて、第2のワード数(19)は行デコーグ OFに使続されている。なお、第1弦では第1のピ ァト雄 (3A)に接続されたものを示したが、第1の ビットは (38)についても同様になっている。

次に動作について放明する。通常モードでは美 来例と同様にして気み出し、含ま込みを行う。フ ラッシュライト時は行デコーが顔により1つの気

持周平2~189790 (5)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.